Implémentation FPGA d'Algorithmes de Surveillance de Trafic

Descriptif succinct de l'étude

Objectifs

La surveillance du trafic a des applications variées qui concernent par exemple la détection d'anomalies (dénis de service, scans, virus, etc...), la reconnaissance applicative, le filtrage, le contrôle d'accès, etc... En raison du développement des nouvelles applications (P2P, CDN, HDTV, etc...) et du déploiement de la fibre optique jusqu'à l'usager terminal les volumes de trafic en coeur de réseau croissent à une vitesse exponentielle; on parle de l'ère de l'Exabyte. En même temps les besoins de surveillance du trafic s'intensifient du fait de la diversification des menaces de sécurité et également du développement d'une ingénierie de trafic dirigée par une connaissance précise du trafic (trafic aware networking). Ces deux facteurs (augmentation des débits, besoins accrus de surveillance) se conjuguent pour rendre nécessaire le développement des techniques (software, hardware, protocoles, ...) permettant de faire passer à l'échelle la surveillance du trafic. On devra bientôt être capables de surveiller le trafic sur des ports Ethernet à 100 Gb/sec (groupe de travail IEEE P802.3ba). L'objectif ultime de notre étude est d'intégrer en FPGA un algorithme de surveillance de trafic (par exemple classification de services ou détection de heavy hitters ou contrôle d'accès). Pour cela on s'appuiera sur des acquis complémentaires de trois départements de Télécom Bretagne (INFO, ELEC et RSM).

Mots clés

métrologie des réseaux, surveillance de trafic, FPGA, intégration matérielle, System On Chip (SOC), architectures de processeurs dédiés

Encadrants

• Sandrine Vaton (INFO)
• Matthieu Arzel et Amer Baghdadi (ELEC)
• Sylvain Gombault (RSM)

Contexte de l'étude

Liens avec les activités R&D et/ou pédagogiques du département Informatique ou LUSSI

Ce projet s'inscrit dans le cadre de différents projets collaboratifs du département INFO (ANR OSCAR, ANR VIPEER, FP7 ETICS), du département RSM (projet FASTNET) et du département ELEC (projet SOCLIB). Le département RSM apporte ses compétences en sécurité des réseaux, le département INFO en métrologie du trafic et le département ELEC en intégration.

Nature des enseignements du cursus des élèves auxquels se rattache l'étude

UVF1B401 (Conception SOC), UVF2B401 (Sécurité Informatique), UVF2B406 (Sécurité et Ingénierie des Réseaux), UVF12B501 (Systèmes Embarqués)

Particularités du travail et/ou compétences attendues de l'étudiant

Travail multidisciplinaire. Compétences en protocoles et sécurité des réseaux ainsi qu'en intégration FPGA.

Ce que ce travail apportera en retour à l'étudiant

Expertise dans le domaine de la surveillance de trafic dans le réseau (sécurité, métrologie des réseaux,...). Conception et intégration de System On Chip.

Descriptif détaillé de l'étude

Le département INFO a développé différents algorithmes de surveillance de trafic appliqués soit à la détection de problèmes de sécurité (scans, DoS, etc...) soit à la reconnaissance applicative. Ces algorithmes ont été intégrés et testés dans une plateforme de surveillance en temps réel du trafic d'un sous-réseau dédié à la métrologie. Cette plateforme intègre une carte DAG (société Endace) de capture de paquets sur des liens Ethernet et une couche logicielle développée au département INFO. Les analyses en temps réel des traces (reconnaissance des applications, détection d'attaques, etc...) se font pour le moment d'une manière entièrement logicielle. Nous aimerions évoluer vers une intégration matérielle de nos algorithmes. Dans ce cadre nous nous appuyons sur les compétences du département ELEC en conception et en intégration et celles des départements INFO et RSM en métrologie et sécurité des réseaux pour acquérir un socle commun qui nous permettra ensuite de nous positionner sur des projets au niveau national ou européen.

Modalités du travail

Ressources pour réaliser le travail

• au département INFO: plateforme de métrologie (carte DAG surveillant le trafic d'un sous-réseau), logiciel de reconnaissance applicative en temps réel
• au département RSM: simulations en SocLib d'un contrôleur d'accès (rencontre à prévoir avec le stagiaire ayant développé le simulateur)
• au département ELEC: flots d'intégration Xilinx, plateforme multi-FPGA, plateforme NetFPGA?

Echéances et produits attendus

• Objectifs de l'etude
• Evaluer les performances en termes de complexité et de débit d'une intégration matérielle d'un algorithme de surveillance de trafic. A terme nous souhaitons comparer les performances ainsi obtenues à celles fournies par une approche logicielle sur un serveur dédié. Etapes du developpement
  • filière 1 et 2: prise en main de l'existant (environnement SocLib, plateforme de métrologie)
  • filière 1 et 2: evaluation de la complexite algorithmique avec le detail des operateurs requis
  • filière 2: description SocLib de l'application choisie (par exemple classification de trafic)
  • filière 1: en parallèle intégration de descriptions SocLib unitaires (définition de la méthodologie, compréhension du flot d'intégration, documentation, ...)
  • filière 1 et 2: intégration FPGA de l'application
  • filière 1 et 2: test de la sonde dans la plateforme de métrologie
  • filière 1 et 2: selon l'avancement du travail : évaluation et comparaison des performances d'une solution d'intégration sur "processeur de réseau"