Milestone Rapport de synthèse

Mise en page

Introduction/Contexte

• Contexte du projet de recherche –-> voir Sandrine
• État des lieux -> ce qui était fait avant concernant les algos pour la détection d’attaques
  • A quel point le fait que l’on veut accélérer -> quand introduire la problématique – ici un peu

Organisation

• Filières, profs
• Ressources
• Trac
  • Wiki: comment l'utilise t'on ?
  • SVN: qu'y met t'on?
  • Ticket: pour aider à la répartition des tâches, suivi de bug
• Labo à notre disposition + 2 ordis + une carte netFPGA
• Organisation du groupe: réunion le lundi à 16h30 + en moyenne deux autres réunion dans la semaine
• Diagramme Gantt: approche suivie: déroulement et division des tâches

Problématique/Mise en oeuvre

• Séparation logiciel/matériel
• Prise en main NetFPGA
  • Installation d’environnement
  • Verilog (juste que c’est utilisé pour le NetFPGA)
  • Compréhension des modules NetFPGA (c.a.d. comment intégrer des nouveaux modules, appel aux registres, …)
• Choix de l’environnement de développement matériel on parle des approches à la problématique du début (-> conversion system C – verilog, Soclib, ) à choix de le faire directement en Verilog …. Epliquer blabla

• L’architecture de notre solution
• Conversion C -> verilog
• L’insertion d’un module NetFPGA
• Gestion de registres

Conclusion

• L’état actuel
• Les objectifs (de notre projet)
• Les acquis (nous et l’école)
• L’avenir du projet : blablba
• Notre opinion

Mettre une version PDF sur BSCW